PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-129331

(43)Date of publication of application: 30.04.1992

(51)Int.CI.

H03M 1/10

G01R 31/26

(21)Application number: 02-250510

(71)Applicant: FUJITSU LTD

(22)Date of filing:

20.09.1990

(72)Inventor: FUJINO YUJI


(54) TEST CIRCUIT FOR A/D CONVERTER

(57)Abstract:

PURPOSE: To change a timewise change in an output voltage of an integration means freely by changing an integration time constant of the integration means through the increase/decrease of number of impedance elements connecting to the means.

.....

CONSTITUTION: As soon as a digital comparator T outputs a conversion data DB, an expected value data DA of a digital expected value generating circuit 9 is set. An output voltage V0 of an operational amplifier 1 rises rapidly by an output signal from the comparator 7. When the output voltage V0 of the operational amplifier 1 exceeds a threshold level VthN-1, a switching relay S1 is turned off and a change in the output voltage V0 of the operational amplifier 1 is slightly slow. When the output voltage V0 of the operational amplifier 1 exceeds a threshold level Vthn, the chance in the output voltage V0 of the operational amplifier 1 is further slower. When the output voltage V0 of the operational amplifier 1 exceeds a transition level VN, the output voltage V0 of the operational amplifier 1 is decreased conversely. When the output voltage V0 is lower than the level VN, the logic state of a signal V1 is inverted, the output voltage V0 rises again. Through the repetition of the operation above, the output voltage V0 is converged in the vicinity of the transition level VN.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

 $\overline{7}$

B日本国特許庁(JP)

①特許出額公開

@ 公 開 特 許 公 報 (A) 平4-129331

SInt. CI.

織別配号

庁内整理番号

❸公開 平成4年(1992)4月30日

H 03 M 1/10 G 01 R 31/26 C 9065-5 J 8411-2G

審査請求 未請求 請求項の数 1 (全9頁)

国発明の名称

A/Dコンパータ試験回路

②特 願 平2-250510

匈出 願 平2(1990)9月20日

個発明者 藤野

Ht -- 44-4

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 顋 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

⑫代 理 人 弁理士 石川 泰男

明 細 書

1、発明の名称

A / D コンバータ試験回路

2. 特許請求の範囲

・デジタル期待値を出力するデジタル期待値発生 手段(800)と、A/Dコンパータ(4)が出 力する変換データと前記デジタル期待値を比較し て被複分信号を出力するデジタルコンパレータ手 段(700)と、前記被複分信号を複分して 前記A/Dコンパータ(4)と半等体試験手段 (600)とに出力する複分手段(100)と、 を備えたA/Dコンパータ試験回路において、

前記複分手段(100)の複分信号と前記半導件試験手段(600)の出力する関値を比較する比較手段(200₋₁~200_{-a})と、前記比較手段(200₋₁~200_{-a})の出力信号を論理反転させた信号とストレートパスさせた信号を出力する論理関整手段(300₋₁~300₋₀)

と、約記論 理調整手段 (300 $_{-1}$ ~300 $_{-1}$) の出力信号をセレクトする切り換え手段 (400 $_{-1}$) と、

前記複分手段(100)のインピーダンス 業子(Q₈)に、前記切り換え手段(400_{−1}~ 400_{−8})の出力信号で開閉をコントロールされ るスイッチ手段(500_{−1}~500_{−8})とインピ ーダンス素子(Q₁ ~Q₈)を直列接続したもの を複数、並列に接続したことを特徴とする A / D コンパータ試験回路。

3. 発明の詳細な説明

(概要)

アナログ/デジタル変換器(以下、A/Dコンパータとする。)の特性試験装置に係り、より詳しくは、A/Dコンパータが出力する変換データの最下位bit(以下、LSBとする)が変化するときのアナログ人力電圧(以下、通移レベルとする)を測定するA/Dコンパータ試験装置に関

特開平4-129331(2)

L.

類分回路10の出力電圧の経時変化量を多段に変化させて、運移レベル近傍での出力電圧変化は小さく、他の電圧領域では索早く変化させて試験時間をより速くするA/Dコンパータ試験回路を提供すること目的とし、

ル信号でより細かく近似できることになる。例えば、nピットのA/Dコンパータでは2°個のステップでアナログ入力信号を分解することであり、

1 2°の分解能を有することになる。さらに精度 とは入力されるアナログ信号をより正確に対応す

るデジタルデータに変換できるかということであ る。

詳細に述べると、peak to peakが ±10 Vの入力電圧を12 ピットのA/Dコンパータでデジタル変換した場合、

分解能は1/211=1/4096、

20 (V) / 4096 = 4.88 (m V) であり、

-10 (V) ±2, 44 (m V) 以内の入力電圧を16進コード000に正しく変換できるか否かということである。この精度が悪いと、-10 (V) ±2, 44 (m V) 以外の入力電圧も16 雄コード000と変換することになり、A/Dコンパータによる量子化誤差を大きくすることにな

手段とインピーダンス素子を直列接続したものを 複数、並列に接続して 成する。

〔産業上の利用分野〕

本発明は、アナログ/デジタル変換器(以下、A / D コンパータとする。)の特性試験装置に係り、より詳しくは、A / D コンパータが出力する変換データの最下位 b i t (以下、 L S B とする)が変化するときのアナログ入力電圧値(以下、運
移レベルとする。)を測定する A / D コンパータ 試験装置に関する。

近年のデジタル技術の急激な進歩は、より高度な回路技術を必要とした計測装置の分野でも、デジタル回路が多用されつつある。このデジタル化に必要な素子の一つにアナログデータをデジタルデータに変換するA/Dコンパータがある。

A/Dコンパータの性能を表現する指標として 特度と分解能があるが、分解能とは微少間隔を有する2つのアナログ信号を判別する能力のことで あり、分解能が高いほど、アナログ信号をデジタ

δ.

そこで、高分解能で、しかも高精度なA/Dコンバータが求められている。しかし、そのような高分解的で高精度のA/Dコンバータの逐移レベルを測定する場合、非常に時間のかかるものとなっている。本発明はこの測定時間のかかる試験装置の改良に関するものである。

(従来の技術)

従来のA/Dコンパータは験回路の例を兼ち図に示す。同図に示すように、符号では検算単反に示すという。)で、その非反反を発してが接続されており、大力増子にはデジタルコンパレータでの出ンデンクとは技術R g を介して接続されている。コンデックと抵抗R g を介して接続されている。コンデックは抵抗 R g を介して A クコンパータ 4 の入力増子には 乗 体 は 数 装置 5 の入力増子には また、A/Dコンパータ 4 の入力増子に な。また、A/Dコンパータ 4 の入力増子に な。また、A/Dコンパータ 4 の入力増子に は

特開平4-129331 (3)

クランパーとして作用するツェナーダイオード 3 のカソード端子が接続されている。

A/D変換されたデータDI が出力される A/D 変換されたデータタ Li 複数の信号ラインで構成されたデータライン 6 でデジタルコンパレータ 7 の入力端子 B に接 銃されている。また、デジタルコンパレータ 7 の他方の人力端子 A にはデジタル 期待値発生回路 9 の出力 幾子 とデータライン 8 で接続されている。このデジタル期待値発生回路 9 は半導体試験装置 5 のコマンド信号によって 期待値データ D A をデジタルコンパレータ 7 に出力する。

次に概要動作について説明する。このA/Dコンパータ試験装置はA/Dコンパータ4のアナログ入力電圧値で、A/D変換データのLSBが変化する運移レベルV,、V,、…V,を測定する。

デジタル期待値発生回路9の出力する期待値データD』とA/Dコンパータ4の変換データD』をデジタルコンパレータ7は大小比較して2値信号V」を複分回路10に出力する。この2値信号

続け、変換データDg が1bitインクリメントする悪移レベルを越えると逆に下降し、悪移レベル近傍を上下級助する。

この上下級動している場合のアナログ入力電圧 V , の平均を求めて基移レベル V 。とする。

〔発明が解決しようとする課題〕

上記徒来のA/Dコンパータ試験回路において問題となるのは、全選移電圧値V₁、W₂、W₃を関定する所要時間であって、分解能こと、分解を関定する所要のであって、分解をことを入力である。というののでは、大力の関係を対して、大力の関係を対して、大力の関係を対して、大力のでは、大力の関係がある。というのでは、大力には、大力のでは、大力のでは、大力のでは、大力のでは、大力のでは、大力のでは、大力のでは、大力のでは、大力には、大力のでは、大力をは、大力のではないでは、大力のでは、大力のでは、大力のでは、大力のでは、大力のでは、大力のでは、大力のでは、大力のでは、大力のでは、大力の

は、データ D $_{k}$ ヱ データ D $_{k}$ な ら V $_{\alpha}$ (V) で、 データ D $_{k}$ な ら V $_{\beta}$ (V) 、 (V $_{\alpha}$ < V $_{\beta}$) となっている。

. 複分回路50は次の様な電圧Vn を出力する。

$$V_0 = -\frac{1}{C_0 R_0} f(V_i - V_S) dt$$

+ V_c ... (1)

ここで V_S は定電圧源 2 の出力電圧であり、電圧 V_{α} 、 V_{β} 、 V_S の大小関係は V_{α} < V_S < V_{β} となっている。

従って、複分回路 100 出力電圧 V_0 は、信号 V_i が電圧 V_α なら上昇し続け、電圧 V_β ならば 減少し続ける。

この変化する出力電圧V₀を入力されている A / Dコンパータ 4 は、変換データ D₃ を電圧 V₀ に追従するように変化させることになる。

従って、複分回路10の出力電圧V₀、つまりはA/Dコンパータ4のアナログ入力電圧V_pは、第6図のように、期待値データD_Aと変換するデータD_Bが等しい間(ステップSの間)は上昇し

できる。しかし、この電圧Vpの変化を大きくすると悪砂レベル近傍における電圧Vpの扱幅が大きくなり、半導体試験装置 5 で求めている運移電圧値が不正確になる。これはA/Dコンバータ4のA/D変換に要するタイムロスで、変化し続ける独分回路 1 0 の出力へのフィードバックが遅れることによる。

A/Dコンパータ試験回路としては、基移レベル近傍におけるA/Dコンパータ4のアナログ入力電圧Vpの振幅が小さく、しかも前配所要時間T,のより短いことが好ましいことになる。

そこで、本発明の目的は、複分回路10の出力 電圧の経時変化量を多段に変化させて、運移レベル近傍での出力電圧変化は小さく、他の電圧領域 では素早く変化させて試験時間をより遠くする A/Dコンパータ試験回路を提供することにある。

(課題を解決するための手段)

上記課題を解決するために、本発明は第1図に 示すように、デジタル期待値を出力するデジタル

特閒平4-129331 (4)

期待住発生手段800と、A/Dコンバータ4が 出力する変換データと前にデジタル期待値を比較 して被積分信号を出力するデジタルコンパレータ 手段700と、前記被號分信号を被分して前記 A/Dコンパータ4と半導体試験手段600とに 出力する積分手段100と、を備えたA/Dコン パータ試験回路において、前記積分手段100の 教分信号と前記半導体試験手段600の出力する 概値を比較する比較手段200_1~200_2と、 前記比較手段200-1~200。の出力信号を論 悪反転させた信号と、ストレートパスさせた信号 を出力する給理関整手段300-1~300-2と、 前記論理調整手段300_ ~300 _ 。の出力信号 をセレクトする切り換え手段 4 0 0 _1~ 4 0 0 _, と、前紀被分手及100のインピーダンス素子 Q。に、前紀切り換え手段 4.00 _ 1 ~ 4 0 0 _ _ の 出力信号で開閉をコントロールされるスイッチ手 段500-1~500-2とインピーダンス繁子Q: ~Q』を直列接続したものを複数、並列に接続し て構成する。

(作用)

本発明によれば、積分手段100より出力され る積分信号の電圧を差移レベルV_{n-1} から差移レ ベルV』に変化させるとき、上記複分信号の電圧 が半導体試験手段600によって定められた閾値 を越えたことを比較手段200_1~200_で検 短し、論理調整手段300_1~300_表で切換 え手段300_1~300、によってスイッチ手段 . 500_1~500_の開閉をコントロールする。 このスイッチ手段500_1~500_。の関閉によ りオペアンプ1に接続されるインピーダンス業子 の個数が増減することで複分信号の電圧値経時変 化量が調整される。積分信号の電圧値が遷移レベ ルV、近傍では、その変化量を小さく、他の電圧 範囲では変化量を大きくなるように開発すること で、温谷レベルV。」から温むレベルV。への積 分信号の出力変化はより早くでき例定時間の短縮 を図れる。

(実施例)

従来例と異なる部分を以下に説明する。オペアンプ1の反転入力増子に接続されている抵抗RLには、スイッチングリレーS」を直列に接続した抵抗RLと、スイッチングリレーS」を直列に接続した抵抗RLとが並列に接続されている。比較器OPL、OPLの各反転入力増子はオペアンプ

1の出力端子と接続されている。比較器OP,の 非反転入力端子には、信号ℓ g が入力されるよう に半導体試験装置5の出力端子が接続されており、 比較器OP,の非反転入力端子にも同様に、信号 4 が入力されるように半導体試験装置5の出力 端子が接続されている。抵抗Rg でプルアップさ れた比較器OP。の出力端子は、論理反転回路 各入力端子に挨続されている。そして、インバー タ A 」とノンインパータ B _I の各出力幾子はセレ クタSEL,の2つの切り換え接点にそれぞれ接 統されている。また、比較器OP2の出力増子も 同様に、抵抗Riでブルアップされるとともに、 インパータム,とノンインパータB,の入力端子 に接続され、インパータA」とノンインパータ B,の各出力端子はセレクタSEL,の切り換え 接点にそれぞれ接続されている。このセレクタ SEL」、SEL2 は半導体試験装置 5 より出力 される信号!。によってコントロールされる。

セレクタSEL」より出力される信号!。で前

特閒平4-129331(5)

記したスイッチングリレーS; の関閉がコントロールされセレクタSEL; より出力される信号 』 でスイッチングリレーS; がコントロールされる。

次に動作について説明する。

スイッチングリレー S_1 、 S_2 が開閉されると、 複分時定数はC($\frac{1}{R_3}$ + $\frac{1}{R_4}$ …)と変化 する。この複分時定数が小さいと、前記(1)式 からも分かるように、オペアンプ1の出力電圧 V_0 の経時変化量は大きくなる。そこで、半導体 試験装置 S_1 によりスイッチングリレー S_1 、 S_2 の開閉をコントロールすることでオペアンプ1の 出力特性をリアルタイムに変化させる。

A/Dコンバータ4の悪移レベルの最低値より 販次測定する場合と、最高値より販次測定する場合とではその動作が異なり、初めに最低値より順 次測定する場合について説明する。

初期設定として期待値発生回路 9 をゼロ・クリアしてオペアンプ 1 の出力電圧 V g を最低出力ま

こうして、悪移レベル V_1 が測定されると、半準体試験装置 5 は期待値データ D_{λ} を 1 b i t インクリメントするとともに、信号 d_1 、 d_2 の 気圧レベルを関値 $V: h_{n+1}$ 、 $V: h_{n+2}$ にインクリメントして次の運移レベル V_{n+1} について測定する。このようにして基移レベル V_1 、 V_2 … V_n につ

で下げ、セレクタSEL」、SEL2 をインバータB1、B2 何に切り換えておく。比較器OP1、OP2 の出力電圧は、入力信号&1、&4 の電力位よりオペアンブ1 の出力電圧 V_0 が低いため、ハイレベルとなっている。これによりスイッチングリレーS $_1$ 、S $_2$ はオンし、複分時定数は最小となっている。

この状態より A / D コンパータ 4 を動作させ、デジタルコンパレータ 7 に変換データ D B を出力させるとともに、デジタル期待値発生回路 9 の期待値データ D A をセットさせる。変換データ D B と期待値データ D A との大小比較に基づくデジタルコンパレータ 7 の出力信号により、オペアンプ1 の出力電圧 V B は第 4 図実練 U のように急速に上昇する。

比較器 O P ₁ 、 O P ₂ に入力されている信号 A ₁ 、 A ₄ の電圧値は半等体は映装 屋 5 によって 関値 V i b _{n-1} 、 V i b_n に 設定されており、 オペア ンプ 1 の出力電圧 V ₆ が 関値 V i b_{n-1} を越えると、 比較器 O P ₁ の出力レベルが反転し、スイッチン

いて顧次剤定される。

以上とは別に、悪移レベル V_1 、 V_2 、 \dots V_3 を高い値より低い数に向って選定する場合には、セレクタSEL $_1$ 、SEL $_2$ をインバータ $_4$ 、 $_5$ 、 $_5$ の間に切り換えておく。これは信号 $_5$ 、 $_5$ 、 $_5$ による顕征 V ($_{11}$ 、 $_{12}$ 、 $_{13}$ よりオペアンプ1の出力電圧 V_4 が下がったときに初じめてスイッチングリレーS $_1$ 、S $_2$ を開放させるためである。その他の動作は上記と同様である。

次に、第2実施例を第3図を用いて説明する。
第1実施例と異なる部分は、複分器10の表 Ccl に数を接続する負援選用のコンデンサCcl に、スイッチングリレーScl を直列接続を直列接続したコンデンサCcl に、スイッチングリレーScl を直列に接続を直列接続したコンデンサCcl に、スイッチングリレーScl を直列に接続に、第1次のようと同様に、セレクタScl に、Scl に、ないチングリレーScl に、Scl に でのり換えられたインパータム に、 Acc 又はインパータBc 、Bc の出力信号をし、 ecc によってコン

特閒平4-129331 (6)

このようにして、被分器10の被分時定数を変化させたことで、運移レベルV₁₋₁から次の差移レベルV₁₋₁から次の差移レベルV₁への、電圧変化を大きくでき、測定時間の短縮を図ることができる。さらには、運移レベルV₁ 近傍におけるオペアンブ1の出力電圧V₁ の表動を小さな振幅とすることで、より精度の高い差移レベル測定が可能である。

以上の実施例において、2個のスイッチングリレーS」、S)の関係で被分時定数を変化させたものを示したが、その個数については限定するものではない。

(発明の効果)

以上のとおり、本発明によれば、複分手及の複子の母性によってのでは、複分子ング手を動きませた。などのではないでは、変化を動きなどが、自由に変化をしたができないが、というのは、はいかない。というのは、はいかのというのは、はいいののでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのとないのでは、ないのでは、ないのとないのとない。

4. 図面の簡単な説明.

第1図は本発明の原葉説明図、

第2回は第1実施例の回路図、

第3回は第2実施例の回路図、

第4回はオペアンプ1の出力特性説明図、

第 5 図は従来の A / D コンバータ試験装置の回路図、

第6回は従来のA/Dコンパータ入力特性説明図である。

100… 被分手段

200-1~200-1~比較手段

3 0 0 _1 ~ 3 0 0 _ . … 論理興整手段

400_~400 切り換え手段

500-1~500-, ペスイッチ手段

600…半導体試験手段

700 … デジタルコンパレータ手段

800…デジタル期待値発生手段

1…オペアンプ

2 … 定電圧原

3 … フェナーダイオード

4 ··· A / D コンパータ

5 … 半導体試験裝置

6 … データライン

7 … デジタルコンパレータ

8 … データライン

9 … デジタル期待値発生回路

10…養分回路

VF₁、VP₂ …給理反転回路

R ₆ 、 R ₁ 、 R ₂ 、 Z 、 R ₅ 、 R ₆ … 抵抗

OP₁、OP₂ …比較要

A₁ …インパータ

B₁ … ノンインパータ

A, …インパータ

В, … ノンインバーダ

S 1 、 S 2 … スイッチングリレー


SEL₁ 、SEL₂ … セレクタ


Ca、Ci、Ci … コンデンサ

GND… グランド

出颠人代理人 石 川 衆 男


/ 440






特閒平4-129331 (8)

C1: コンデンサ C2: コンデンサ







オペアンプーの出力特性図

第 4 図

特開平4-129331 (9)



従来例の回路図 第 5 図



従来例のA/Dコンバータ4 入力電圧 一時間回 第 6 図

.